PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07131016 A

(43) Date of publication of application: 19.05.95

(51) Int. CI

H01L 29/78 H01L 29/80

(21) Application number: 06216930

(22) Date of filing: 12.09.94

(30) Priority:

10.09.93 JP 05225908

(71) Applicant:

HITACHI LTD

(72) Inventor:

ONO TOSHIYUKI
INOUE HIRONORI
KAWASE DAISUKE
KOZONO YUZO
SUZUKI TAKAYA
YAO TSUTOMU


(54) FET TRANSISTOR AND FABRICATION THEREOF


(57) Abstract:

PURPOSE: To provide an FET transistor employing a hexagonal system silicon carbide as a material, and fabrication method thereof, in which high power conversion capacity is realized by reducing the source-drain leak current when the gate voltage is turned OFF and decreasing the electric resistance when the gate voltage is turned ON.

CONSTITUTION: It is constituted such that the current flowing through a main current path, e.g. the current flowing through the source-drain of an FET transistor, flows in parallel with the plane {0001} and a channel is formed in parallel with the plane {1120}.

COPYRIGHT: (C)1995,JPO





(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-131016

(43)公開日 平成7年(1995)5月19日

(51) Int.Cl. ⁶ H 0 1 L 29/78 29/80	微別記号	庁内整理番号	FI		技術表示箇所	
		9055-4M 7514-4M	H01L	29/ 78 3 2	1 B	
				3 0	1 B	
		9055-4M	H01L	29/ 78 3 2	1 Q	
		審查請求	未請求 請求項	頁の数21 OL (全 1	5 頁) 最終頁に続く	
(21)出願番号	特顧平6-216930		(71)出顧人	000005108		
				株式会社日立製作所		
(22)出顧日	平成6年(1994)9月12日			東京都千代田区神田	駿河台四丁目 6 番地	
()			(72)発明者	大野 俊之		
(31)優先権主張番号	特顧平5-225908			茨城県日立市大みか	町七丁目1番1号 株	
(32)優先日	平5 (1993) 9月10日	3		式会社日立製作所日	立研究所内	
(33)優先権主張国	日本(JP)		(72)発明者	井上 洋典		
				茨城県日立市大みか	町七丁目1番1号 株	
		·		式会社日立製作所日	立研究所内	
			(72)発明者	川瀬大助		
				茨城県日立市大みか	町七丁目1番1号 株	
				式会社日立製作所日	立研究所内	
			(74)代理人	弁理士 小川 勝男		
			最終頁に続			


(54) 【発明の名称】 電界効果トランジスタ及びその製造方法


(57)【要約】

【目的】六方晶の炭化珪素を素材とした半導体装置にお いて、ゲート電圧がオフ時のソースとドレイン間の漏洩 電流を低減させ、且つ、オン時の電気抵抗を低減させる ことによって、高い電力変換容量を有する電界効果トラ ンジスタ及びその製造方法を提供する。

【構成】その主たる電流経路、例えば電界効果トランジ スタであればソースとドレイン間を流れる電流が【00 01) 面に平行な方向に流れ、且つ、チャンネル形成面 が {1120} 面に平行になるように構成する。

図 1





【特許請求の範囲】

【請求項1】平板状の六方晶炭化珪素単結晶の表面と該表面に対向する裏面とに電流端子を備えた半導体装置において、前記炭化珪素単結晶の結晶学的方位指数 < 0001 > 方向が前記表面と平行な位置関係であり、且つ制御される電流の経路が前記炭化珪素単結晶の結晶学的面指数 { 0001} 面に対して平行な方向であることを特徴とする半導体装置。

【請求項2】支持体上にエピタキシャル成長した六方晶炭化珪素単結晶層の表面と該表面に対向する支持体の裏面とに電流端子を備えた半導体装置において、前記炭化珪素層の結晶学的方位指数<0001>方向が前記表面と平行な位置関係であり、且つ制御される電流の経路が前記炭化珪素単結晶の結晶学的面指数【0001】面に対して平行な方向であることを特徴とする半導体装置。

【請求項3】支持体上にエピタキシャル成長した六方晶 炭化珪素単結晶層の表面と該表面に対向する前記支持体 の裏面とに電流端子を備えたトランジスタにおいて、前 記炭化珪素層の結晶学的方位指数<0001>方向が前 記表面と平行な位置関係であり、且つ制御される電流の 経路が前記炭化珪素単結晶層の結晶学的面指数 [0001] 面 に対して平行な方向であることを特徴とするトランジス タ。

【請求項4】 n型の導電性を示す支持体上に形成した、 n型の導電型の第1の六方晶炭化珪素からなる領域と、 前記第1の炭化珪素の領域の表面の一部に形成したp型 の導電型の第2の六方晶炭化珪素からなる領域と、前記 第2の炭化珪素からなる領域の表面の一部に形成したn 型の導電型の第3の六方晶炭化珪素からなる領域と、前 記第2の炭化珪素の領域の表面を覆うゲート絶縁膜と、 該ゲート絶縁膜上に形成されたゲート電極と、前記第3 の炭化珪素からなる領域上に形成されたソース電極と、 前記支持体裏面に形成されたドレイン電極を備えた電界 効果トランジスタにおいて、前記炭化珪素層全てが結晶 学的方位指数<0001>方向を前記支持体表面と平行 な位置関係でエピタキシャル成長しており、且つソース 電極、ドレイン電極間の電流経路が前記炭化珪素の結晶 学的面指数 {0001} 面に対して平行な方向であるこ とを特徴とする電界効果トランジスタ。

【請求項5】 n型の導電性を示す支持体上に形成した、 n型の導電型の第1の六方晶炭化珪素からなる領域と、前記第1の六方晶炭化珪素の上に積層した p型の導電型の第2の六方晶炭化珪素の領域と、該第2の炭化珪素の領域の表面の一部もしくは全面に形成した n型の導電型の第3の六方晶炭化珪素の領域と、該第3の炭化珪素の領域内から前記第1の炭化珪素の領域に達するように掘り込まれた溝部と、該溝部の表面を覆うゲート絶縁膜と、該ゲート絶縁膜を介して溝部に作り込まれたゲート電極と、前記第3の炭化珪素上に形成されたソース電極と、前記支持体裏面に形成されたドレイン電極を備えた

電界効果トランジスタにおいて、前記炭化珪素層全てが 結晶学的方位指数<0001>方向を前記支持体表面と 平行な位置関係でエピタキシャル成長しており、且つソ 一ス電極、ドレイン電極間の電流経路が前記炭化珪素の 結晶学的面指数 {0001} 面に対して平行な方向であ ることを特徴とする電界効果トランジスタ。

【請求項6】 n型の導電性を示す支持体上に形成した、n型の導電型の第1の六方晶炭化珪素からなる領域と、前配第1の炭化珪素の領域の表面の一部に形成したp型の導電型の第2の六方晶炭化珪素からなる領域と、前記第1の炭化珪素上に形成されたソース電極と、前記支持体の炭化珪素上に形成されたゲート電極と、前記支持体表面に形成されたドレイン電極を備えた電界効果トランジスタにおいて、前記炭化珪素層全てが結晶学的法格子数<0001>方向を前記支持体表面と平行な位置関係でエピタキシャル成長しており、且つソース電極、ドレイン電極間の電流経路が結晶学的面指数 [0001] 面に対して平行な方向であることを特徴とする電界効果トランジスタ。

【請求項7】n型の導電性を示す支持体上に形成した、 n型の導電型の第1の六方晶炭化珪素からなる領域と、 前記第1の六方晶炭化珪素の上に積層したp型の導電型 の第2の六方晶炭化珪素の領域と、該第2の炭化珪素の 領域の表面の一部から前記第1の炭化珪素の領域に達す るように形成した前記第2の炭化珪素の領域よりもキャ リア密度の高いp+ 型の導電型の第3の六方晶炭化珪素 の領域と、前記第2の炭化珪素の領域の表面の一部に形 成したn型の導電型の第4の炭化珪素の領域と、前記第 4の炭化珪素の領域上に形成されたソース電極と、前記 支持体裏面に形成されたドレイン電極と、前記第3の炭 化珪素の領域上に形成されたゲート電極を備えた電界効 果トランジスタにおいて、前記炭化珪素層全てが結晶学 的方向指数<0001>方向を前記支持体表面と平行な 位置関係でエピタキシャル成長しており、且つソース電 極, ドレイン電極間の電流経路が結晶学的面指数 {000 1] 面に対して平行な方向であることを特徴とする電界 効果トランジスタ。

【請求項8】第1導電型を示す支持体上に形成した、第1導電型の六方晶炭化珪素からなる領域と、前記炭化珪素上に形成された前記炭化珪素層とショットキー接合を形成する電極と、前記支持体裏面に形成されて前記支持体とオーミック接合を形成する電極を備えたダイオードにおいて、前記炭化珪素層が結晶学的方位指数<0001>方向を前記支持体表面と平行な位置関係でエピタキシャル成長しており、且つ前記ショットキー電極と前記オーミック電極間の電流経路が前記炭化珪素層の結晶学的面指数 {0001} 面に対して平行な方向であることを特徴とするショットキー接合ダイオード。

【請求項9】第1導電型を示す支持体上に形成した、第 1導電型の第1の六方晶炭化珪素からなる領域と、前記 第1の六方晶炭化珪素の上に積層した第2導電型の第2の六方晶炭化珪素の領域と、前記第2の炭化珪素上に形成された電極と、前記支持体裏面に形成された電極を備えたダイオードにおいて、前記第1及び第2の炭化珪素層いずれも結晶学的方位指数<0001>方向を前記支持体表面と平行な位置関係でエピタキシャル成長しており、前記第2の炭化珪素上に形成された電極と、支持体裏面に形成された電極間の電流経路が前記第1および第2の炭化珪素層の結晶学的面指数{0001}面に対して平行な方向であることを特徴とするpn接合ダイオード。

【請求項10】第1導電型を示す支持体上に形成した、第1導電型の第1の六方晶炭化珪素からなる領域と、前記第1の六方晶炭化珪素の上に積層した第2導電型の第2の六方晶炭化珪素の領域と、前記第2の炭化珪素上に形成された第1導電型の第3の六方晶炭化珪素の領域と、前記第4の炭化珪素上に形成された第2導電型の第4の六方晶炭化珪素上に形成された第2導電型の第4の炭化珪素上に形成されたカソード電極と、前記支持体裏面に形成されたカソード電極を備えたサイリスタにおいて、前記第1から第4の炭化珪素層いずれもが結晶学的方位指数<001>方向を前記支持体表面と平行な位置関係でエリード電極間の電流経路が前記第1から第4の炭化珪素層の結晶学的面指数 {0001} 面に対して平行な方向であることを特徴とするサイリスタ。

【請求項11】第1導電型を示す支持体上に形成した、 第1導電型の第1の六方晶炭化珪素からなる領域と、前 記第1の六方晶炭化珪素の上に積層した第2導電型の第 2の六方晶炭化珪素の領域と、前記第2の炭化珪素上に 形成された第1導電型の第3の六方晶炭化珪素の領域 と、前記第3の炭化珪素上あるいは前記第3の炭化珪素 の表面の一部に形成された第2導電型の第4の六方晶炭 化珪素の領域と、前記第4の炭化珪素上に形成されたカ ソード電極と、前記第3の炭化珪素上に形成されたゲー ト電極と、前記支持体裏面に形成されたアノード電極を 備えたサイリスタにおいて、前記第1から第4の炭化珪 素層が結晶学的方位指数<0001>方向を前記支持体 表面と平行な位置関係でエピタキシャル成長しており、 前記カソード電極と前記アノード電極間の電流経路が前 記第1から第4の炭化珪素層の結晶学的面指数【000 1) 面に対して平行な方向であることを特徴とするサイ

【請求項12】チャンネル形成面が六方晶炭化珪素単結晶主表面もしくは該主表面に形成した溝部の側壁である電界効果トランジスタにおいて、前記チャンネル形成面が前記炭化珪素単結晶の結晶学的面指数 {11<u>2</u>0}面に対して平行であることを特徴とする電界効果トランジスタ。

【請求項13】請求項4又は請求項5の何れかに記載の

電界効果トランジスタにおいて、チャンネル形成面が前 記炭化珪素の結晶学的面指数 {11<u>2</u>0} 面に対して平 行であることを特徴とする電界効果トランジスタ。

【請求項14】六方晶炭化珪素単結晶の結晶学的面指数 {1100} 面を主表面とし、該主表面に溝部を形成 し、前記溝部の側壁をチャンネル形成面として用いる電 界効果トランジスタにおいて、前記チャンネル形成面 は、前記主表面に対して垂直方向あるいは150度をな す角度方向であり、且つ、前記六方晶炭化珪素単結晶の 結晶学的方向指数<0001>方向に対して平行に形成 されることを特徴とする電界効果トランジスタ。

【請求項15】六方晶炭化珪素単結晶の結晶学的面指数 {1120} 面を主表面とし、該主表面に溝部を形成し、前記溝部の側壁をチャンネル形成面として用いる電界効果トランジスタにおいて、前記チャンネル形成面は、前記主表面に対して平行あるいは120度をなす角度方向であり、且つ、前記六方晶炭化珪素単結晶の結晶学的方向指数<0001>方向に対して平行に形成されることを特徴とする電界効果トランジスタ。

【請求項16】六方晶炭化珪素単結晶の結晶学的面指数 {0001} 面を主表面とし、該主表面に溝部を形成し、前記溝部の側壁をチャンネル形成面として用いる電界効果トランジスタにおいて、前記チャンネル形成面は、前記主表面に対して垂直方向であり、且つ、前記六方晶炭化珪素単結晶の結晶学的方位指数<1100>方向に対して平行に形成されることを特徴とする電界効果トランジスタ。

【請求項17】 {1100} 結晶面方位を主表面とする 第1導電型の高不純物濃度の六方晶炭化珪素単結晶ウエ ハを準備する工程と、前記六方晶炭化珪素単結晶ウエハ の該表面に、エピタキシャル成長により第1導電型のド レイン層及び第2導電型のウエル層を順次形成する工程 と、前記第2導電型のウエル層の表面に、第1導電型の ソース層を部分的に形成する工程と、前記第1導電型の ソース層形成部分に、深さが前記第1導電型のドレイン 層にまで達する溝部であって、該溝部側壁が前記主表面 に対して垂直方向あるいは150度をなす角度方向であ り、且つ、前記六方晶炭化珪素単結晶の結晶学的方位指 数<0001>方向に対して平行に前記溝部を形成する 工程と、前記溝部の側壁にゲート酸化膜を介してゲート 電極を形成する工程と、前記六方晶炭化珪素単結晶ウエ ハの他の開放面にドレイン電極を、前記第2導電型のウ エル層にソース電極をそれぞれオーミック接合させるエ 程と、を有することを特徴とする電界効果トランジスタ の製造方法。

【請求項18】 {11<u>2</u>0} 結晶面方位を主表面とする 第1導電型の高不純物濃度の六方晶炭化珪素単結晶ウエ ハを準備する工程と、前記六方晶炭化珪素単結晶ウエハ の該表面に、エピタキシャル成長により第1導電型のド レイン層及び第2導電型のウエル層を順次形成する工程 と、前記第2導電型のウエル層の表面に第1導電型のソース層を部分的に形成する工程と、前記第1導電型のソース層形成部分に、深さが前記第1導電型のドレイン層にまで達する溝部であり、且つ該溝部側壁が前記主表面に対して平行あるいは120度をなす角度方向であり、且つ前記六方晶炭化珪素単結晶の結晶学的方位指数<001>方向に対して平行に前記溝部を形成する工程と、前記溝部の側壁にゲート酸化膜を介してゲート電極を形成する工程と、前記六方晶炭化珪素単結晶ウエハの他の開放面にドレイン電極を、前記第2導電型のウエル層にソース電極をそれぞれオーミック接合させる工程と、を有することを特徴とする電界効果トランジスタの製造方法。

【請求項19】 [0001] 結晶面方位を主表面とする 第1導電型の高不純物濃度の六方晶炭化珪素単結晶ウエ ハを準備する工程と、前記六方晶炭化珪素単結晶ウエハ の前記表面に、エピタキシャル成長により第1導電型の ドレイン層及び第2導電型のウエル層を順次形成するエ 程と、前記第2導電型のウエル層の表面に、第1導電型 のソース層を部分的に形成する工程と、前記第1導電型 のソース層形成部分に、深さが前記第1導電型のドレイ ン層にまで達する溝部であって、該溝部側壁が前記主表 面に対して垂直方向であり、且つ、前記六方晶炭化珪素 単結晶の結晶学的方位指数<1100>方向に対して平 行に前記溝部を形成する工程と、前記溝部の側壁にゲー ト酸化膜を介してゲート電極を形成する工程と、前記六 方晶炭化珪素単結晶ウエハの他の開放面にドレイン電極 を、前記第2導電型のウエル層にソース電極をそれぞれ オーミック接合させる工程と、を有することを特徴とす る電界効果トランジスタの製造方法。

【請求項20】請求項1から請求項7及び請求項10から請求項16の何れかに記載の半導体装置、電界効果トランジスタ、サイリスタの少なくとも一つを用いて1000キロボルトアンペア以上の電力変換容量で使用することを特徴とする電力用変換器。

【請求項21】請求項1から請求項7及び請求項10から請求項16の何れかに記載の半導体装置、電界効果トランジスタ、サイリスタの少なくとも一つを用いて、100キロボルトアンペアから10000キロボルトアンペアの範囲の電力変換容量で使用することを特徴とするモータ駆動用インパータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、六方晶炭化珪素(SiC)を用いた電界効果トランジスタ等の半導体装置及び該半導体装置の製造方法に係り、特に、六方晶炭化珪素単結晶の特定の結晶面が被制御電流経路に対して平行となるように構成し、さらに、前記単結晶における特定の面がチャンネル形成面となるように構成した、電界効果トランジスタ等の半導体装置及び該半導体装置の製造方

法に関する。

[0002]

【従来の技術】従来、いわゆる電力用の個別半導体装置 や電力用の個別集積回路(IC)を製造する際には、主 としてシリコン(Si)やガリウム砒素(GaAs)の 単結晶ウエハが用いられており、これらの単結晶は立方 晶の結晶構造を有することが知られている。近年、前記 電力用の個別半導体装置に対する作動電圧や作動電流の 値は順次大きくなってきており、しかも、作動周波数も 益々高まってくる傾向にある。また、前記電力用の個別 集積回路についても、動作環境条件が厳しくなってきて おり、高温状態の環境下における動作や、放射線照射状 態の環境下における動作などに対して、高い信頼性が要 求されるようになってきている。しかし、シリコンやガ リウム砒素の単結晶ウエハを用いる半導体装置において は、素子動作の際に発生する熱の除去手段や、半導体素 子の作動周波数の高周波化の限界が問題となっている。 【〇〇〇3】このような限界を打破するため、近年にな って、半導体装置の構成材料に、エネルギ・バンドギャ ップの大きな炭化珪素の単結晶が注目されるようになっ てきた。即ち、この炭化珪素はシリコンに比べてエネル ギ・バンドギャップが大きいために絶縁破壊電界も大き く、小型の半導体素子を形成しても、高電圧による動作 及び大電流による動作が可能になる上に、エネルギ・バ ンドギャップが大きいことから半導体素子の動作可能温 度も原理的にシリコンより数100℃以上も大きくでき る可能性を持っている。そして、この炭化珪素からなる 半導体素子は、高い周波数での高電圧、大電流動作にお いても半導体素子の最適化設計により、シリコンからな る半導体素子を十分上回る特性が得られることが期待で きる。

【0004】なお、炭化珪素の単結晶については、シリコンやガリウム砒素と同様な立方晶の構造を持つものと、六方晶の構造を持つものとの2種類がある。半導体素子を構成した際のバンドギャップや絶縁破壊電界などの特性は、前記立方晶の構造の単結晶に比べて、六方晶の構造の単結晶の方がより優れていることが知られている。

【0005】このように炭化珪素は、シリコンやガリウム砒素に比べて、種々の点で特性が優れてはいるものの、比較的最近までは半導体素子を形成するために必要な半導体の純度を得たり、また、半導体素子を形成するために必要な大きさの単結晶を製造することが非常に困難であると考えられていた。このために炭化珪素を用いて構成した電力用半導体装置の研究開発はさほど進められていなかった。

【0006】これに対して、ごく最近になり、半導体素子を形成するために必要な比較的高い半導体の純度を有し、且つ、十分な大きさを持った炭化珪素の単結晶が比較的高効率で製造できる技術が開発されることにより、

炭化珪素を素材にした半導体素子の開発が急ピッチで進められるようになってきた。その一例として、特開平4 - 239778 号公報に開示された電界効果トランジスタがある。

【0007】図13は、前記開示による炭化珪素の単結 晶によって形成された電界効果トランジスタの構成図で ある。

【0008】図13(a)及び(b)において、51は抵抗率が低いn型(n+型)層、52は抵抗率が高いn型(n-型)のドレイン層、53はp型ウエル層、54はn型ソース層、55は絶縁膜、56はチャンネル、57は溝部、58はドレイン電極、59はソース電極、60はゲート電極、61は半導体基板、62は半導体基板61の主表面である。

【0009】そして、炭化珪素の単結晶からなる半導体 基板61内において、n+型層51, n-型ドレイン層 52. p型ウエル層53は、順に積層状態に構成され、 半導体基板61のp型ウエル層53側が主表面62を構 成している。前記p型ウエル層53の表面の一部にはn 型ソース層54が形成され、前記n型ソース層54の形 成部分には、n型ソース層54からp型ウエル層53を 介してn‐ 型ドレイン層52にまで達し、前記主表面6 2から略垂直方向に切り込まれた細長い溝部57が形成 されている。この溝部57は、その露出面をほぼ覆うよ うに絶縁膜55が設けられ、絶縁膜55の上面にゲート 電極60が配置される。n+型層51の開放面の略全体 にドレイン電極58がオーミック接合され、p型ウエル 層53の開放面及び前記開放面に連なる n 型ソース層 5 4の一部の表面にソース電極59がオーミック接合され る。

【0010】前記構成に係わる電界効果トランジスタは、概略、次のように動作する。ドレイン電極58及びソース電極59に所定の作動電圧を供給した状態において、ゲート電極60にソース電極59に対して正のゲート電圧を印加すると、前記溝部57の側壁にチャンネル56を介してソース電極59に向かう電流が流れ、電界効果トランジスタはオン状態になる。一方、ゲート電極60にソース電極59に対して負のゲート電圧を供給すると、前記溝部57の側壁にチャンネル56が形成されないので、ドレイン電極58からソース電極59に向かう電流が流れず、電界効果トランジスタはオフ状態になるものである。

【0011】通常、電界効果トランジスタにおいては、チャンネル56が形成されるp型ウエル層53の厚さを、高い逆方向印加電圧に耐えられるように比較的厚みを有するように、例えば、数 μ m乃至数 10μ mの厚さに構成している。ところが、炭化珪素の単結晶からなる電界効果トランジスタの場合は、炭化珪素が持つ不純物拡散係数が非常に小さく、p型ウエル層53の形成には

シリコン単結晶を素材とする素子で用いられているような既知の熱拡散法を適用できない。そこで、前記開示による電界効果トランジスタは、厚いp型ウエル層53は厚い層を比較的容易に形成できるエピタキシャル法を用いて形成し、その後に、比較的薄いn型ソース層54をp型ウエル層53の表面にイオンの打ち込みを行い形成するようにしている。続いてドライエッチングにより、n型ソース層54からn-型ドレイン層52にまで達する深さの溝部57を形成し、その溝部57の側壁に絶縁層55を介してゲート電極60を配置形成し、いわゆる、トレンチ構造の電界効果トランジスタを構成するようにしている。

【0012】かかる構造にすれば、ゲート電極60に前述のようなゲート電圧を印加した場合に、厚いp型ウエル層53にチャンネル56が形成され、電界効果トランジスタがオン状態になるものであって、この電界効果トランジスタにおいては、高い作動電圧及び大きな作動電流の処理が可能になり、且つ、高速動作を達成できるようになる。

【0013】なお、本明細書においては、六方晶炭化珪素単結晶基板の面及び方向軸を表す場合に、本来ならば図面に記載されてるように、所要の数字の上にバーを付した表現内容であるにも係らず、表現手段に制約があるため、前記所要の数字の上にバーを付す表現の代わりに、前記所要数字にアンダーラインを付して、例えば【1100】面、<1100>方向軸などの表現を用いており、この場合のアンダーラインはバーと全く同じ意味である。

[0014]

【発明が解決しようとする課題】前述したように電力変換装置に利用される半導体素子には高い作動電圧、すなわち素子がオフ状態の時に印加できる最大電圧(素子耐圧)が高いことと、高い作動電流、すなわち素子がオン状態の時に通電できる最大電流が大きいことが求求められる。そして、これらの量の積に対応する素子の評価指導を素子の電力変換容量と称する。前記開示による電界効果トランジスタに比べれば、高い作動電圧及び大きるよりであるものの、六方晶炭化珪素の長所を全て活かしたものとはなっておらず、素子のオン時とオフ時に以下のような問題点を有するため、十分な電力変換容量を得るには至っていない。

【0015】まず、オン時であるが、現在、良質の炭化 珪素層は通常単結晶炭化珪素基板上にエピタキシャル成 長によって形成される六方晶の炭化珪素である。六方晶 の炭化珪素層は、その結晶対称性から予想されるよう に、結晶学的面指数{0001}面に平行な方向と、前記 {0001}面に垂直な方向、即ち、結晶学的方位指数 <0001>方向とでは種々の物性、特に、電子の輸送 特性については異方性が存在する。然るに、前記開示に よる電界効果トランジスタでは、この異方性についてまったく考慮されておらず、オン時に素子を流れる電流の電気抵抗を高めてしまうという問題が生じてくる。これはオン時に通電する最大電流を高めることを妨げる。

【0016】次に、オフ時であるが、前記開示による電界効果トランジスタはゲート電圧のオフ時において、前記既知の電界効果トランジスタに比べてソースとドレイン間に大きな漏洩電流が発生し、必ずしも、高信頼性を有する電界効果トランジスタになり得ない。これは素子耐圧を十分高めることができないという問題につながる。

【0017】本発明は、半導体素子のオン時とオフ時における前述の問題点を解消するためのもので、その目的は六方晶炭化珪素を素材とした時に生じるオン時の電気抵抗とオフ時のソースとドレイン間の漏洩電流を低減させ、高い電力変換容量を有する半導体装置及びその製造方法を提供することにある。

[0018]

【課題を解決するための手段】六方晶炭化珪素を用いた電界効果トランジスタにおいて、オン時の電気抵抗を低減するという第1の課題に対しては、本発明は、前記電界効果トランジスタの制御される電流経路、すなわち、ソースとドレイン間を流れる電流が六方晶炭化珪素の結晶学的方位指数 <0001> 面に平行な方向に流れるように半導体装置を形成するという手段を備える。

【0019】また、第2の課題であるオフ時のソースとドレイン間の漏洩電流を低減させるためには、本発明は、前記電界効果トランジスタのチャンネル形成面が結晶学的面指数 {1120} 面に平行な方向になるように形成するという手段を備える。

[0020]

【作用】第1の課題に対しては、本発明者らは以下のよ うに考察し、実験により検証した。六方晶の炭化珪素は その結晶対称性から予想されるように物性に異方性があ り、特に、電子の有効質量については、第41回応用物 理学会関係連合講演会講演予稿集第 1 分冊 pp. 325 (19 94) に記載されているように、結晶学的方位指数<OO 01>方向に平行な方向に輸送される場合は垂直な方向 に輸送される場合の5倍程度になるという報告例があ る。これは移動度で考えるならば、<0001>方向に平行 に輸送される電子の移動度は垂直に輸送される電子の移 動度の1/5程度になることを意味している。従って、 本発明で提示したように、制御される電流経路、すなわ ち、ソースとドレイン間を流れる電流が結晶学的面指数 [0001] 面に平行な方向に流れるように素子構造を設計す れば、 [0001] 面に平行な方向における輸送現象の 異方性はほとんどなく、この面内での移動度は<0001> 方向に輸送される電子の移動度の5倍程度あるため、素 子がオン状態の時に流れる電流の電気抵抗を最小にする ことができる。

【〇〇21】このような電子の移動度の異方性の効果が 素子のオン状態の性能に影響を及ぼすのは、前記開示の 金属-酸化物-半導体型(MOS型)の電界効果トラン ジスタに限らない。電力用の半導体素子の多くにみられ るような、平板状の単結晶を用いて形成し、前記単結晶 の平板状の表面とそれと対向する裏面との両方に電流端 子を設けて使用する半導体装置において、素子のオン時 の抵抗を下げることが素子特性を高めることにつながる 場合は、全て本発明が有効に作用する。従って、接合型 の電界効果トランジスタの場合も、前記のようにソース とドレイン間を流れる電流が六方晶の炭化珪素の結晶学 的面指数 {0001} 面に平行な方向に流れるようにす ることは、素子特性を高めるために有効である。また、 ダイオードの場合においても、電極間の電流経路を【O 001] 面に平行な方向になるようにすることは、ショ ットキー接合ダイオードの場合でもpn接合ダイオード の場合でも順方向の電気抵抗を低減することになるので 有効であるし、また、サイリスタやゲート・ターンオフ ・サイリスタの場合も同様である。

【0022】第2の課題に対しては、本発明者らは前記 開示による電界効果トランジスタにおいて発生する大きなソースとドレイン間の漏洩電流が、六方晶炭化珪素単結晶を用いた場合に特有の現象であることに着目し、以下に述べるように、六方晶である炭化珪素単結晶と立方 晶であるシリコン単結晶との構造上の違いに基づいてソースとドレイン間の漏洩電流が増大するメカニズム、前 記ゲート漏洩電流を低減させる手段のそれぞれについて種々検討を行った。

【0023】まず、結晶構造の違いについて見れば、六方晶炭化珪素単結晶は、立方晶であるシリコン単結晶に比べれば、原子が非常に複雑な結合関係を有していて、例えば、結晶学的に等価な面の数が多い面指数と、少ない面指数の両方のものが存在する。また、炭化珪素単結晶は、シリコンと炭素の2種類の元素からなっている結晶であって、この点からも、単一の元素のみでなるシリコンの単結晶に比べれば複雑になっている。さらに、六方晶炭化珪素単結晶には2H,4H,6H等c軸方向の原子の重なりの周期が異なる構造のものも存在する。

【0024】このため、既知の電界効果トランジスタの 製造時に適用されていたような単純なパターン配置や単 純な形状のゲート構造の配置を行ったときには、電界効 果トランジスタのチャンネル形成面の原子密度が一定に ならないため、前記開示によるトレンチ型の電界効果ト ランジスタは、ソースとドレイン間の漏れ電流が増大す るものとの結論に達した。

【0025】次に、本発明者等は、六方晶炭化珪素単結晶により種々のパターン配置や種々の形状のゲート構造の配置を行った多くの電界効果トランジスタを製造し、これらの電界効果トランジスタに対して、個別にソース

とドレイン間の漏れ電流の大きさについて調査を行った。その結果、電界効果トランジスタの主表面にゲート 溝部を形成する際に、チャンネル形成面の面方位を特定のものにした場合のみ漏れ電流が非常に小さくなることを見出した。また、この調査の結果、ソースとドレイスとドレイスといるなる電界効果トランジスタはチーン・ルースを見いずれの場合であっても、単位面積当たりの原子の未結合手(いわゆる、ダングボンド)が、ソースとドレイン間の漏れ電流の多い電界効果トランジスタに比べると少なくなっていることが判った。

【0026】さらに、前記開示による電界効果トランジスタにおいて大きなソースとドレイン間の漏れ電流が大きくなる理由は、チャンネル形成面に多くの原子の未結合手(ダングリングボンド)が存在し、それによりゲート絶縁膜55と炭化珪素単結晶の界面が不完全になり易く、ゲート電圧で制御することのできないチャンネルがウェル層内に形成されるためであると推定した。

【0027】以上の検討に基づいて、本発明は、前記第 1及び第2の課題に対してそれぞれ解決手段を講じたものであるが、これらの手段を同時に組み合わせることによって電界効果トランジスタのオン時、オフ時両方の特性を向上させることができ、素子の電力変換容量を十分高めることができる。

【0028】例えば、六方晶炭化珪素単結晶の結晶学的面指数 { 1 100} 面を主表面とし、この主表面に溝部を形成し、前記溝部の側壁をチャンネル形成面として用いる電界効果トランジスタにおいて、前記チャンネル形成面を、前記主表面に対して垂直方向あるいは150度をなす角度方向とし、且つ、前記六方晶炭化珪素単結晶の結晶学的方位指数 < 0001 > 方向に平行に形成すれば、これにより形成される電界効果トランジスタは、制御される電流の経路は前記炭化珪素単結晶の結晶や的面指数 { 0001 } 面に平行であり、且つ、チャンネル形成面は結晶学的面指数 { 1120 } 面に平行となるので、第1及び第2の課題を同時に解決した構造の電界効果トランジスタとなる。

【0029】さらに、六方晶炭化珪素単結晶の結晶学的面指数 {1120} 面を主表面とし、この主表面に溝部を形成し、前記溝部の側壁をチャンネル形成面として用いる電界効果トランジスタにおいて、前記チャンネル形成面を、前記主表面に対して平行方向あるいは120度をなす角度方向とし、且つ、前記六方晶炭化珪素単結晶の結晶学的方位指数<0001>方向に平行に形成しても、制御される電流の経路は前記炭化珪素単結晶の結晶学的面指数 {0001} 面に平行であり、且つ、チャン

ネル形成面は結晶学的面指数 {11<u>2</u>0} 面に平行となるので、この場合も、第1及び第2の課題を同時に解決した構造の電界効果トランジスタとなる。

【0030】結晶学的面指数 $\{11\underline{2}0\}$ 面をチャンネル形成面とすることはMOS型の電界効果トランジスタにおいて有効であるが、その効果はこれに限らない。前述したように、六方晶炭化珪素における結晶学的面指数 $\{11\underline{2}0\}$ 面は本質的に漏洩電流を小さくできる面であるから、素子構造上高い電界のかかる面を結晶学的面指数 $\{11\underline{2}0\}$ 面と平行になるように素子を構成することは漏洩電流を低減し素子の信頼性を向上させるためには有効である。例えば、ガードリング構造やメサ構造において、高電界のかかる端部を $\{11\underline{2}0\}$ 面と平行になるように素子を構成することは有効である。

【0031】以上の調査検討の結果に基づいて、本発明は、前述のような第1の手段及び第2の手段を採用するようにしたものである。これら第1及び第2の手段を採用すれば、六方晶炭化珪素の単結晶を素材とした電界効果トランジスタ等の半導体装置において、オン時において流れる電流の電気抵抗を低減し、且つ、オフ時における漏洩電流を減少させるので、高い電力変換容量を有する半導体装置を得ることができるばかりでなく、例えば、300℃以上の高温環境下においても安定に動作し、高信頼性を有する半導体装置を得ることができる。また、これらのことは、2H、4H、6Hなどすべての六方晶炭化珪素についても成り立つ。

【0032】本発明により得られる半導体装置は、1000kVA以上の電力変換容量をもつように設計が可能であるからHVDC装置、BTB装置、SVC装置などの電力用の変換器に適用しうるものであり、また、100kVAから1000kVA電力変換容量をもつように設計すれば、前述したような高度の速度制御に耐えるモータの可変速度駆動用インバータを形成することも可能となる。

[0033]

【実施例】以下、本発明の実施例を図面を用いて詳細に 説明する。

【0034】図1は本発明による電界効果トランジスタの第1の実施例の構成を示す斜視図であって、(a)は構成の主要部分を示す概要構成図、(b)はそのAーA′線部分から見た構成の詳細を示す断面構成図である

【0035】図1において、1はn+型層、2はn-型ドレイン層、3はp型ウエル層、4はn型ソース層、5は絶縁膜、6はチャンネル、7は溝部、8は溝部7の大きな側壁(チャンネル形成面)、9はドレイン電極、10はソース電極、11はゲート電極、12は半導体基板、13は半導体基板12の主表面、14は電界効果トランジスタがオン状態の時に流れる電流の経路を示している。

【0036】半導体基板12内において、n+型ウエハ層1.n-型ドレイン層2.p型ウエル層3は、順に積層状態に構成され、半導体基板12のp型ウエル層3側が主表面13を構成している。前記p型ウエル層3の表面の一部にはn型ソース層4が形成され、前記n型ソース層4の形成部分には、n型ソース層4からp型ウエル層3を介してn-型ドレイン層2にまで達し、前記の大体のでは、n型ソース層4の形成される。この溝部7が形成される。この溝部7は、その露出面を状でででは、n・型層1の開放面をほどが設けられ、絶縁膜5の上面にはがりように絶縁膜5が設けられ、絶縁膜5の上面にばケト電極11が配置される。n+型層1の開放面側にはドレイン電極9がオーミック接合され、p型ウエル層3の開放面及び前記開放面に連なるn型ソース層4の一部の表面にソース電極10がオーミック接合される。

【0037】図2 (a), (b), (c) は六方晶炭化珪素 の単結晶における単位格子を示す説明図である。図2 (a), (b), (c) において、同一平面にあり互いに1 20度で交差するベクトルa1, a2, a3においてa1は 単位格子の<1000>方向軸、a2はその<0100 >方向軸、a3はその<0010>方向軸であり、ま た、前記<1000>方向軸a1、<0100>方向軸 a 2, < 0 0 1 0 > 方向軸 a 3のそれぞれの軸に対して垂 直な方向に伸びる鉛直軸がc軸である。そして、図2 (a) の斜線で示すように前記<1000>方向軸 a1. <0100>方向軸a2, <0010>方向軸a 3 のそれぞれに平行な面、即ち軸 c を鉛直線とする面 が [0001] 面である。また、図2(b)の斜線で示 すように前記<1000>方向軸a1, <0100>方 向軸a2と中心からの距離を等しくして交わり、前記鉛 直軸 c に平行な面が{<u>1</u>100}面であり、図2(c) の斜線で示すように前記<1000>方向軸 a1、<0 100>方向軸a2と中心からの距離を等しくして交わ り、且つ前記<0010>方向軸a3 と前述の中心から の距離の1/2の距離で交わり前記<0010>方向軸 a3 に直交するく1100>方向軸に平行な面が {11 20) 面である。

【0038】この場合に、図1に示した電界効果トランジスタは、半導体基板12の主表面13が六方晶炭化珪素の単結晶の前記 { 1 100 } 面に一致するように構成されており、前記主表面13に形成されている溝部7は、その長さ方向が六方晶炭化珪素の単結晶の前記<001>方向軸に一致するように選ばれるとともに、その大きな側壁8(チャンネル形成面)が六方晶炭化珪素の単結晶の前記 {1120}面に一致するように、そして、電界効果トランジスタがオン状態の時に流れる電流の経路14が {0001} 面に平行になるように選ばれている。

【0039】第1の実施例に係わる電界効果トランジスタの動作は、本質的に前述の既知の電界効果トランジスタの動作と同じであって、ドレイン電極9及びソース電

極10に所定極性の作動電圧を供給した状態において、ゲート電極11にソース電極10に対して正のゲート電圧を供給すると、前記溝部7の大きな側壁8にチャンネル6が形成されるようになり図中14で示すように、ドレイン電極9からこのチャンネル6を介してソース電極10に向かう電流が流れ、この電界効果トランジスタはオン状態になる。次いで、ゲート電極11にソース電極10に対して負のゲート電圧を供給すると、前記チャンネル6が形成されないので、ドレイン電極9からソース電極10に向かう電流は流れず、この電界効果トランジスタはオフ状態になる。

【0040】本実施例によれば、溝部7はその長さ方向が六方晶炭化珪素の単結晶の前記<0001>方向軸に平行になるように形成されており、前記正のゲート電圧を供給時に前記大きな側壁8にチャンネル6が形成されるので、前記チャンネル形成面は、六方晶炭化珪素の単結晶において、単位面積あたりの原子数及び原子の未結合手(ダングリングボンド)の数が少ない面になり、そのために公知の電界効果トランジスタに比べて、オフ時のソースとドレイン間の漏れ電流が著しく低減されるようになる。また、オン時には電流14は移動度の大きな{0001} 面のみを流れ、移動度の小さい<0001>方向には流れる必要がないために公知の電界効果トランジスタに比べて、オン時の電気抵抗が著しく低減される。

【0041】図3(a)から(e)は図1に示した電界効果トランジスタの製造工程の一例を示す断面構成図である。図3(a)から(e)において、図1と同じ構成要素には同じ符号を付けている。図1に示した電界効果トランジスタは以下に述べる工程を経て製造される。

【0042】まず図3 (a) に示すように、n+ 型のも ので、低い抵抗率を有し、結晶面方位 {1/100} が主 表面12になるように切り出した六方晶炭化珪素の単結 晶ウエハ(n+ 型層)1を準備する。次に図3(b)に 示すように、単結晶ウエハ1の主表面12側に、例え ば、シランとプロパンを原料ガスに用い、n型の不純物 ガスを添加しながらエピタキシャル成長させて所望の抵 抗率と厚みを持ったn-型ドレイン層2を形成し、その 後、引き続きp型の不純物ガスを添加しながらエピタキ シャル成長させて所望の抵抗率と厚みを持ったp型ウエ ル層3を形成する。次いで図3(c)に示すように、p 型ウエル層3の表面を部分的に酸化して酸化膜を形成 し、この酸化膜をマスクにしてn型不純物イオンの打ち 込みを行い、部分的にn型ソース層4を形成する。その 後、n型ソース層4の表面を部分的に酸化して新たな酸 化膜を形成し、この新たな酸化膜をマスクにして n 型ソ 一ス層 4 の表面から p 型ウエル層 3 を経て n- ドレイン 層2に達する溝部7を、その長手方向が六方晶炭化珪素 の単結晶ウエハ1の<0001>方向軸に平行になるよ うにドライエッチングによって形成する。続いて図3

(d)に示すように、溝部7の各側壁8及びその側壁8に連なるn型ソース層4の表面の一部を酸化して絶縁膜5を形成し、この絶縁膜5の不要部分をパターニングすることによって除去する。最後に図3(e)に示すように、溝部7を多結晶シリコンによる埋立てを行ってゲート電極11を構成し、さらに、単結晶ウエハ1の他の開放面に金属薄膜からなるドレイン電極9を形成するとともに、p型ウエル層3の露出面及びその露出面に連なるn型ソース層4の表面に金属薄膜からなるソース電極10を形成し、その後にペレット裁断して電界効果トランジスタを完成させる。

【0043】図4は本発明による電界効果トランジスタの第2の実施例の構成を示す概要構成図であって、

(a)は構成の主要部を示す概要構成図、(b)はその B-B'線部分の断面構成図である。

【0044】図4において、71は第1の溝部、72は第2の溝部、73は第3の溝部、74は第4の溝部、81は主表面13に対して時計回り方向に150度の角度を有する側壁、82は主表面13に対して反時計回り方向に150度の角度を有する側壁、83は主表面13に対して垂直な側壁であり、その他、図1に示された構成要素と同じ構成要素には同じ符号を付けている。そして、前述の第1の実施例と同様に第2の実施例においても前記主表面13が六方晶炭化珪素の単結晶の{1100}面に一致するように選ばれている。また、溝部7の側壁が前記主表面13に対して垂直な部分と150度の角度をなす部分とからなっており、チャンネル6の形成面が六方晶炭化珪素単結晶の<0001>方向軸に平行な方向に選ばれている。

【0045】また、この第2の実施例においては、溝部 7の断面形状を、以下に述べるように、種々の形にする ことができるもので、第1の溝部71は、前記主表面1 3に対して時計回り及び反時計回り方向に150度の角 度をなす2つの側壁81、82によって構成した例、第2 の溝部72は、前記主表面13に対して垂直な2つの側 壁83 と前記主表面13に対して時計回り及び反時計回 り方向に150度の角度をなす2つの側壁81,82とに よって構成した例、第3の溝部73は、前記主表面13 に対して垂直な1つの側壁83と前記主表面13に対し て反時計方向に150度の角度を有する側壁82とによ って構成した例、第4の溝部74は、前記主表面13に 対して垂直な2つの側壁83と前記主表面13に対して 反時計方向に150度の角度を有する側壁82とによっ て構成した例であって、前記側壁81, 82, 83 のいず れかがチャンネル6の形成面になるように構成されてい るものである。

【0046】前記構成にすれば、前述の第1の実施例と 同様に、チャンネル6の形成面は、六方晶炭化珪素の単 結晶における単位面積当たりの原子数及び原子の未結合 手(ダングリングボンド)の数が少ない面になり、それ によって前記開示による既知の電界効果トランジスタに 比べて、オフ時のソースとドレイン間の漏れ電流を著し く低減させることができる。また、オン時には電流14 はこの場合も移動度の大きな {0001} 歪に平行な向 きに流れることになるため、前記開示による既知の電界 効果トランジスタに比べてオン時の電気抵抗を低減させ ることができる。

【0047】続く、図5は、本発明による電界効果トランジスタの第3の実施例を示す概要構成図であって、

(a) はその要部構成を示す概要構成図、(b) はその C-C'線部分の断面構成図である。

【0048】図5において、75 は第5の溝部、84 は 主表面13に対して時計方向に120度の角度をなす側 壁、85 は主表面13に対して反時計方向に120度の 角度をなす側壁、86 は主表面13に対して平行な側壁 であり、その他、図4に示された構成要素と同じ構成要素には同じ符号を付けている。

【0049】そして、前述の第1及び第2の実施例においては、半導体基板12の主表面13が、六方晶炭化珪素の単結晶の { 1 100} 面に一致するように選ばれていたのに対し、この第3の実施例においては、前記主表面13が、六方晶炭化珪素の単結晶の { 1120} 面に一致するように選ばれている。また、溝部7の構成についても、前述の第2の実施例においては、溝部7の側壁が前記主表面13に対して垂直な部分と150度の角度をなす部分とからなっているのに対し、この第3の実施例においては、溝部7の側壁が前記主表面13に対して420度の角度をなす2つの側壁84、85と前記主表面13に対して平行な側壁86とからなっているものであって、前記壁面84、85、86のいずれかがチャンネル6の形成面になるようにしているものである。

【0050】前記構成によれば、前述の第1の実施例及び第2の実施例と同様に、チャンネル6の形成面は、六方晶炭化珪素の単結晶における単位面積当たりの原子数及び原子の未結合手(ダングリングボンド)の数が少ない面になり、それによって前記開示による既知の電界効果トランジスタに比べて、オフ時のソースとドレイン間の漏れ電流を著しく低減させることができる。

【0051】また、この場合も、オン時と流れる電流14は【0001】面に平行な向きに流れることになるため、前記開示による既知の電界効果トランジスタに比べて、オン時の電気抵抗を低減させることができる。

【0052】また、第2の実施例及び第3の実施例に係わる電界効果トランジスタの製造工程は、前述の第1の実施例に係わる電界効果トランジスタの製造工程と殆んど同じであるので、前記製造工程についての詳しい説明は省略する。ただし、最初に準備する半導体ウエハ1として、第1及び第2の実施例は、結晶面方面 {1/100} が主表面12になるように切り出した六方晶炭化珪素の単結晶ウエハ1を、第3の実施例は、結晶面方位 {112

0) が主表面12になるように切り出した六方晶炭化珪素の単結晶ウエハ1をそれぞれ準備すればよい。また、溝部7を単結晶ウエハ1の主表面13に形成するにはどの実施例の場合もその長さ方向が六方晶炭化珪素の単結晶ウエハ1の<0001>方向軸に平行な方向になるように形成すればよく、さらに、溝部7の断面形状についても、第1の実施例の略コ字状のものに代えて、第2及び第3の実施例では、図4(b)及び図5(b)に図示のような断面形状になるように構成すればよい。

【0053】続く、図6は、本発明による電界効果トランジスタの第4の実施例の構成の概要を示す構成図であって、(a)は平面図、(b)はそのD-D′線の断面図である。

【0054】図6 (a) 及び (b) において、77 は第7の溝部、78 は第8の溝部、79は第9の溝部であり、その他、図1に示された構成要素と同じ構成要素には、同じ符号を付けている。

【0055】そして、半導体基板12の主表面13は、 六方晶炭化珪素の単結晶の [0001] 面に一致するように 構成されており、その主表面13には、主表面13に対 して垂直の方向に、n型ソース層4からp型ウエル層3 を介してn- 型ドレイン層2にまで達する深さの複数の 溝部7が設けられ、これらの溝部7は、上面から見て、 3角形形状からなる第7の溝部77、6角形形状からな る第8の溝部78、平行四辺形形状からなる第9の溝部 79 のいずれかであり、且つ、第7乃至第9の溝部 77. 78. 79 の各側壁は、ともに、六方晶炭化珪素の 単結晶の<1100>方向軸に一致する方向に形成さ れ、それにより、チャンネル5の形成面が、六方晶炭化 珪素の単結晶の {1120} 面に一致するように構成し ているものである。この場合、ゲート電極11は、第7 の溝部77 の全周囲に配置されるソース電極10との短 絡を防ぐため、絶縁膜(図示なし)を介してソース電極 10上に延ばした2層配線構造にしている。なお、六方 晶炭化珪素の単結晶構造においては、主表面13に垂直 であり、且つ、 {1120} 面と等価な面は、内角を1 20度としたときに6面存在するので、この第4の実施 例における第7乃至第9の溝部77. 78. 79 の各側壁 は、いずれも前記 {1120} 面になっている。

【0056】一般に、半導体基板12の主表面13に、多数個の微小な溝部7を設け、これら溝部7の全側壁をゲートとして用いた電界効果トランジスタは、高速動作させることができるとともに、単位面積当たりの処理可能な電流容量を大きくすることができるものである。

【0057】この第4の実施例によれば、オン時の電界の経路は<0001>方向に平行であるから、前述の移動度の異方性による得は得られない。しかしながら、主表面13に対して垂直であり、且つ、上面(開放面)の形状が3角形、6角形、平行四辺形をなしている第7乃第9の溝部77、78、79のそれぞれの側壁を六方晶炭

化珪素の単結晶の<1100>方向軸に一致するように配置形成され、チャンネル6の形成面を六方晶炭化珪素の単結晶の {1120} 面にしているので、前述の第1乃至第3の実施例と同様に、チャンネル6の形成面は、六方晶炭化珪素の単結晶における単位面積当たりの原子数及び原子の未結合手(ダングリングボンド)の数が少ない面になり、それによって前記開示による既知の電界効果トランジスタに比べて、オフ時のソースとドレイン間の漏れ電流を著しく低減させることができ、且つ、高速動作させることができるとともに、単位面積当たりの処理可能な電流容量を大きくすることができるようになる。

【0058】次いで、図7は、本発明による電界効果トランジスタの第5の実施例の構成の概要を示す平面図である。

【0059】図7において、710は第10の溝部、711は第11の溝部、712は第12の溝部であり、その他、図1に示された構成要素と同じ構成要素には、同じ符号を付けている。

【0060】そして、半導体基板12の主表面13は、 六方晶炭化珪素の単結晶の {0001} 面に一致するように 構成されており、その主表面13には、主表面13に対 して垂直の方向に、n型ソース層4からp型ウエル層3 を介してn-型ドレイン層2にまで達する深さの複数の 溝部7が設けられ、これらの溝部7は、上面から見て、 台形形状からなる第10の溝部710、細長い6角形形状からなる第11の溝部711、平行四辺形形状からなる第12のいずれかであり、且つ、第10万至第 12の溝部712のいずれかであり、且つ、第10万至第 12の溝部710、711、712の各側壁は、ともに、六方 晶炭化珪素の単結晶の<1100>方向軸に一致する方 向に形成され、それにより、チャンネル6の形成面が、 六方晶炭化珪素の単結晶の {1120} 面に一致するよ うに構成しているものである。

【0061】この第5の実施例においても、主表面13に対して垂直であり、且つ、上面(開放面)の形状が台形、細長の6角形、平行四辺形をなしている第10乃至第12の溝部710、711、712のそれぞれの大きな側壁を六方晶炭化珪素の単結晶の<1100>方向軸に一致するように配置形成させ、チャンネル6の形成面を六方晶炭化珪素の単結晶の【1120】面にしているので、前述の第1乃至第4の実施例と同様に、チャンネル6の形成面は、六方晶炭化珪素の単結晶における単位面積当たりの原子数及び原子の未結合手(ダングリングボンド)の数が少ない面になり、それによって前記開示による既知の電界効果トランジスタに比べて、オフ時のソースとドレイン間の漏れ電流を著しく低減させることができるものである。

【0062】なお、前述の第4及び第5実施例において、六方晶炭化珪素の単結晶の<0001>方向軸に平行で、且つ、主表面13に対して30度の角度をなす面

も $\{1120\}$ 面となるが、この $\{1120\}$ 面は半導体基板 120主表面 130内部に形成されることになり、電極を形成させる場合等に多大の困難を伴うので、前記 $\{1120\}$ 面はチャンネル60形成面として現実的でなく、本発明においては除外している。

【0063】以上の各実施例においては、トレンチ型の電界効果トランジスタを構成している場合について説明したが、本発明は、トレンチ型の電界効果トランジスタに限られるものではなく、チャンネルの形成面を、ソースやドレインの配置部分と同一の平面上に配置形成した、いわゆるプレナー型の電界効果トランジスタにも同様に適用であるものである。この場合、例えば、半導体基板12の主表面13を六方晶炭化珪素の単結晶の {1120} 面とすれば、チャンネルの形成面も前記 {1120} 面となり、前述のような特性を持ったプレナー型の電界効果トランジスタを得ることができる。

【0064】図8は、本発明をプレナー型の電界効果トランジスタに適用した、第6の実施例の構成の概要を示す平面図である。図1に示された構成要素と同じ構成要素には、同じ符号を付けてある。

【0065】本実施例によれば、チャンネル形成面は {1120} 面に平行になるように形成されており、六方晶炭化珪素の単結晶において、単位面積当たりの原子数及び原子の未結合手(ダングリングボンド)の数が少ない面になり、それによって前記開示による既知の電界効果トランジスタに比べて、オフ時のソースドレイント間との漏れ電流が著しく低減されるようになる。また、この場合も、オン時の電流は移動度の大きな {0001} 面に平行な向きに流れることになるため、前記開示による既知の電界効果トランジスタに比べて、オン時の電気抵抗を低減させることができる。

【0066】図9は、本発明による電界効果トランジスタの第7の実施例の構成の概要を示す斜視図である。図1に示された構成要素と同じ構成要素については、同じ符号を付けてある。また、図9において、15はp+型ゲート層、16はp型チャンネル層、17はn型ソース層である。

【0067】この場合に、図9に図示の電界効果トランジスタは、主表面13が六方晶炭化珪素の<0001>面と平行になるように選ばれると共に、電界効果トランジスタがオン状態の時に流れる電流の経路14が【0001】面に平行になるように選ばれている。

【0068】図9に図示の電界効果トランジスタは、図1や図8に図示したような、いわゆる、金属一酸化物一半導体型の電界効果トランジスタではなく、接合型の電界効果トランジスタであるが、この場合、ゲート電極11にソース電極10に対して負のゲート電圧を供給することにチャンネル層16がオン状態になり、ドレイン電極9からソース電極10に向かう電流14が流れる。この場合も、オン時の電流は移動度が大きな{0001}

面に平行な向きに流れることになるため、既知の接合型の電界効果トランジスタに比べて、オン時の電気抵抗を低減させることができ、実施例1から3、及び6と同様の効果が見られる。

【0069】図10は、電界効果トランジスタのオン時のチャンネル抵抗の温度依存性を調べた結果である。①は本発明の実施例1による電界効果トランジスタの特性、②は既知の電界効果トランジスタの特性であって、ゲート電圧は20V、チャンネル形成領域のキャリア密度は共に10^{16cm-3}の場合である。図10において、本発明による電界効果トランジスタは、既知の電界効果トランジスタに比べて、チャンネル抵抗は一桁近く小さくなっており、オン状態における素子性能が向上していることが分かる。

【0070】このように、本発明の実施例によれば、六方晶炭化珪素の単結晶からなる半導体12に形成した電界効果トランジスタにおける、オン時の電気抵抗を、既知の電界効果トランジスタに比べて、著しく低減することができる。

【0071】次に、図11は、電車や電気自動車または 鋼板圧延機等におけるモータ制御や、変電所における周 波数変換を行う場合を想定し、本発明による電界効果ト ランジスタ及び既知の電気効果トランジスタを、300 ℃の恒温槽内で1000時間の稼働試験を行い、電気特 性が不良になる割合について調べた結果である。

【0072】図11において、①は本発明による電界効果トランジスタの前記特性、②は既知の電界効果トランジスタの前記特性であって、本発明による電界効果トランジスタは、既知の電界効果トランジスタに比べて、信頼性が大幅に向上していることが判る。

【0073】このように、本発明の実施例によれば、六方晶炭化珪素の単結晶からなる半導体基板12に形成した電界効果トランジスタにおける、オフ時のソースとドレイン間の漏洩電流を、既知の電界効果トランジスタに比べて、著しく小さくすることができ、電界効果トランジスタの信頼性を大幅に向上させることが可能になる。【0074】続く、図12は、本発明による電界効果トランジスタを備えた電力用ICの概要構成を示す平面図である。

【0075】図12において、18は本発明による電界効果トランジスタ、19は電界効果トランジスタ18の制御を行う集積回路であり、その他、図1に示された構成要素と同じ構成要素には同じ符号を付けている。

【0076】そして、六方晶炭化珪素の単結晶ウエハ1の主表面13の一部に、主電流制御素子としての電界効果トランジスタ18を形成配置し、前記単結晶ウエハ1の他の部分に、電界効果トランジスタ18を制御するためのIC19を形成配置しているものである。

【0077】このような配置によれば、前記単結晶ウエハ1上に、電界効果トランジスタ18及びIC19を効

率的に形成させることができる。

[0078]

【発明の効果】以上説明したように、本発明によれば、 六方晶炭化珪素の単結晶を素材とした電界効果トランジスタにおけるゲート電圧がオフ時のソースとドレイン間 の漏洩電流を、既知のこの種の電界効果トランジスタを はべて、著しく小さくすることができるといれてきるといった電界効果トランジスタを得ることができるといいした。 果がある。また、ゲート電圧がオン時のソースとドレイン間の電気抵抗を、既知のこの種の電界効果トランジスタを得ることができるといいした。 また、ゲート電圧がオン時のソースとドレインは、 ないたで、 ないできるといいといいでは、 ないにより、本発明によれば、 大方晶炭化珪素の単結晶を素材とした電界効果トランジスタの電力変換容量を既知のこの種の電界効果トランジスタに比べて、 著しく高めることが可能である。

【図面の簡単な説明】

【図1】本発明に関わる電界効果トランジスタの第1の 実施例の構成を示す斜視図。

【図2】六方晶炭化珪素の単結晶における単位格子の構造を示す説明図。

【図3】電界効果トランジスタを製造する工程の一例を 示す図。

【図4】本発明に関わる電界効果トランジスタの第2の 実施例の構成を示す概要構成図。

【図5】本発明に関わる電界効果トランジスタの第3の 実施例の構成を示す概要構成図。

【図6】本発明に関わる電界効果トランジスタの第4の 実施例の構成の概要を示す構成図。

【図7】本発明による電界効果トランジスタの第5の実施例の構成の概要を示す平面図。

【図8】本発明による電界効果トランジスタの第6の実施例の構成の概要を示す平面図。

【図9】本発明による電界効果トランジスタの第7の実施例の構成の概要を示す斜視図。

【図10】本発明による電界効果トランジスタのオン時

のチャンネル抵抗の温度依存性と公知の電界効果トラン ジスタの特性と比較した図。

【図11】300℃の恒温槽内で1000時間の稼働試験を行い、電気特性が不良になる割合について調べた結果を示す特性図。


【図12】本発明による電界効果トランジスタを備えた 電力用ICの概要構成図。

【図13】公知の電界効果トランジスタの構成の一例を 示す断面図。


【符号の説明】


1…n+ 型層、2…n- 型ドレイン、3…p型ウエル 層、4…n型ソース、5…絶縁膜、6…チャンネル、7 …溝部、71…第1の溝部、72…第2の溝部、73…第 3の溝部、74…第4の溝部、75…第5の溝部、77… 第7の溝部、78…第8の溝部、79…第9の溝部、710 …第10の溝部、711…第11の溝部、712…第12の 溝部、8…溝部7の大きな側壁(チャンネル形成面)、 81…主表面13に対して時計方向に150度の角度を 有する側壁、82…主表面13に対して反時計方向に1 50度の角度を有する側壁、83 …主表面13に対して 垂直な側壁、84 …主表面13に対して時計方向に12 0度の角度をなす側壁、85 …主表面13に対して反時 計方向に120度の角度をなす側壁、86 …主表面13 に対して平行な側壁、9…ドレイン電極、10…ソース 電極、11…ゲート電極、12…半導体基板、13…半 導体基板12の主表面、14…オン時に流れる電流の経 路、15…p型ゲート層、16…p型チャンネル層、1 フ…n型ソース層、18…電界効果トランジスタ、19 …電界効果トランジスタ18の制御を行う集積回路(I C)、51…抵抗率が低いn型(n+型)の炭化珪素層 (あるいは支持体)、52…抵抗率が低いn型(n-型)の炭化珪素層、53…p型炭化珪素層、54…n型 炭化珪素層、55…ゲート絶縁膜、56…溝部、57… ドレイン電極、58…ソース電極、59…ゲート電極。


【図7】



【図11】







【図10】


図 10

CHANNEL RESISTANCE Roh (A.com²) 100 10-


TEMPERATURE (K)

[図13]





(P)



フロントページの続き

10-2

10-3

(51) Int. CI. 6

識別記号

庁内整理番号

9055-4M

7376-4M

Vp=20 (V)

FΙ

技術表示箇所

321

(72) 発明者 小園 裕三

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 鈴木 營也

29/80

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72) 発明者 八尾 勉

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内